อุตสาหกรรมเซมิคอนดักเตอร์กำลังยืนอยู่ณจุดแยกทาง แม้ว่าความหนาแน่นของทรานซิสเตอร์จะยังคงเพิ่มขึ้นเป็นสองเท่าทุกสองปีตามที่กฎของ Moore ทำนายไว้ แต่รากฐานทางเศรษฐกิจที่สนับสนุนความก้าวหน้านี้กำลังพังทลาย สิ่งที่เริ่มต้นเป็นการสังเกตเกี่ยวกับความก้าวหน้าทางเทคโนโลยีได้พัฒนาเป็นการอภิปรายเกี่ยวกับการอยู่รอดในอุตสาหกรรมที่มีเพียงผู้เล่นที่ร่ำรวยที่สุดเท่านั้นที่สามารถแข่งขันได้
การอภิปรายในชุมชนเผยให้เห็นความกังวลอย่างลึกซึ้งเกี่ยวกับว่าแนวทางปัจจุบันในการผลิตชิปเป็นเส้นทางที่มีประสิทธิภาพที่สุดหรือไม่ ผู้เชี่ยวชาญบางคนตั้งคำถามว่าการที่อุตสาหกรรมมุ่งเน้นไปที่การผลักดันขีดจำกัดทางกายภาพได้บดบังโซลูชันที่ปฏิบัติได้มากกว่าซึ่งสามารถให้ประสิทธิภาพที่เทียบเคียงได้ในต้นทุนที่ต่ำกว่าหรือไม่
ต้นทุนการผลิตขจัดการแข่งขัน
เศรษฐศาสตร์ของการผลิตชิปได้กลายเป็นเรื่องที่โหดร้าย เมื่อสามสิบห้าปีก่อน มีบริษัทประมาณ 40 แห่งที่สามารถจ่ายได้ในการสร้างโรงงานผลิตเซมิคอนดักเตอร์ด้วยต้นทุนระหว่าง 1-4 พันล้านดอลลาร์สหรัฐ ปัจจุบันมีเพียงสองหรือสามบริษัทเท่านั้นที่ยังคงสามารถสร้างโรงงานที่ต้นทุนเกิน 18 พันล้านดอลลาร์สหรัฐต่อแห่ง แนวโน้มนี้ชี้ไปสู่อนาคตที่โรงงานเดียวอาจมีต้นทุนเกือบครึ่งล้านล้านดอลลาร์ ซึ่งอาจลดจำนวนผู้ผลิตที่เป็นไปได้ลงเหลือน้อยกว่าหนึ่งราย
การรวมตัวนี้ขยายไปเกินกว่าแค่ต้นทุนการสร้าง โฟโตมาสก์ซึ่งทำหน้าที่เป็นแม่แบบสำหรับการผลิตชิปได้พุ่งสูงขึ้นจากหลายแสนดอลลาร์สหรัฐเป็นประมาณ 50 ล้านดอลลาร์สหรัฐที่โหนดขั้นสูง สำหรับการผลิตในปริมาณเล็ก ต้นทุนมาสก์เพียงอย่างเดียวสามารถเพิ่มราคาชิปแต่ละตัวได้หลายล้าน ซึ่งทำให้ผู้เล่นรายเล็กไม่สามารถเข้าถึงการผลิตขั้นสูงได้
วิวัฒนาการของต้นทุนการผลิต
- 35 ปีที่แล้ว: มีประมาณ 40 บริษัท ต้นทุนโรงงานผลิตชิปละ 1-4 พันล้าน USD
- ปัจจุบัน: เหลือ 2-3 บริษัท ต้นทุนโรงงานผลิตชิปละ 18+ พันล้าน USD
- การคาดการณ์อนาคต: น้อยกว่า 1 บริษัท ต้นทุนโรงงานผลิตชิปละประมาณ 500 พันล้าน USD
ขีดจำกัดทางกายภาพท้าทายการปรับขนาดแบบดั้งเดิม
ความท้าทายทางเทคนิคที่กฎของ Moore เผชิญอยู่นั้นน่าหวาดหวั่นพอๆ กัน ทรานซิสเตอร์ 12 นาโนเมตรปัจจุบันไม่ได้วัดขนาด 12 นาโนเมตรจริงๆ ในมิติใดๆ ที่มีความหมาย - ตัวเลขเหล่านี้ได้กลายเป็นคำศัพท์ทางการตลาดมากกว่าการวัดทางกายภาพ พื้นที่จริงของทรานซิสเตอร์สมัยใหม่ใกล้เคียงกับ 65 นาโนเมตรในแต่ละด้าน ซึ่งถูกจำกัดด้วยข้อจำกัดทางเรขาคณิตในการบรรจุวงจร
ลิโทกราฟี Extreme Ultraviolet ( EUV ) ซึ่งเป็นโซลูชันปัจจุบันของอุตสาหกรรมสำหรับการสร้างฟีเจอร์ที่เล็กลง ใช้แสงที่มีความยาวคลื่น 13.5 นาโนเมตรซึ่งเข้าข่ายเป็น X-ray อ่อนตามหลักเทคนิค สิ่งนี้ต้องการกระจกโค้งที่มีความแม่นยำระดับอะตอมและขจัดความเป็นไปได้ในการใช้เลนส์ดั้งเดิม ทำให้กระบวนการผลิตซับซ้อนและแพงเป็นอย่างมาก
เคมีของโฟโตเรซิสต์เป็นอุปสรรคอีกประการหนึ่ง วัสดุที่ไวต่อแสงเหล่านี้ที่ช่วยให้สามารถสร้างรูปแบบชิปได้นั้นอิงอยู่บนโซ่โพลิเมอร์ที่ทำงานได้เฉพาะเมื่อสร้างกลุ่มที่ใหญ่พอที่จะมีเสถียรภาพ โฟโตเรซิสต์ทั่วไปส่วนใหญ่หยุดทำงานที่ต่ำกว่า 7-10 นาโนเมตร โดยแม้แต่ทางเลือกทดลองก็ล้มเหลวที่ต่ำกว่า 5 นาโนเมตร
ขนาดทางกายภาพของทรานซิสเตอร์
- ขนาดที่โฆษณา: "12 นาโนเมตร"
- พื้นที่จริง: ~65nm × 65nm (4000-5000 ตารางนาโนเมตร)
- ระยะห่าง Gate: 56-90nm ระยะทางขั้นต่ำระหว่างทรานซิสเตอร์
แนวทางทางเลือกได้รับความสนใจ
การอภิปรายในชุมชนเน้นให้เห็นความสนใจที่เพิ่มขึ้นในแนวทางการผลิตทางเลือกที่ให้ความสำคัญกับการลดต้นทุนมากกว่าประสิทธิภาพสัมบูรณ์ บางคนแนะนำว่าชิปประมวลผลแบบขนานสูงที่ออกแบบมาเพื่อทนต่ออัตราข้อบกพร่องที่สูงกว่าสามารถผลิตในโรงงานที่ถูกกว่ามาก แนวทางนี้จะแลกเปลี่ยนความแม่นยำบางส่วนเพื่อการประหยัดต้นทุนอย่างมาก ซึ่งอาจเปิดตลาดและการใช้งานใหม่ๆ
แนวคิดของตลาดรถมือสองสำหรับคอมพิวติ้งก็ได้รับแรงผลักดันในการสนทนาของชุมชน หากการปรับปรุงประสิทธิภาพช้าลงอย่างมีนัยสำคัญ ผู้บริโภคอาจเปลี่ยนไปซื้อระบบระดับสูงที่ออกแบบมาให้ใช้งานได้นานกว่า คล้ายกับวิธีที่รถหรูกลายเป็นราคาไม่แพงผ่านการลดราคา
ทางเลือกไม่จำเป็นต้องเทียบเท่าความสามารถทั้งหมดของเทคโนโลยีปัจจุบัน มันแค่ต้องแข่งขันได้ในช่องทางหนึ่ง เช่นเดียวกับ The Innovator's Dilemma
ความหยุดนิ่งของความเร็วนาฬิกาเผยปัญหาที่ลึกกว่า
ในขณะที่จำนวนทรานซิสเตอร์ยังคงเพิ่มขึ้น ความเร็วนาฬิกาได้หยุดนิ่งเป็นส่วนใหญ่ตั้งแต่ปี 2006 AMD เปิดตัวโปรเซสเซอร์ 1 GHz ตัวแรกในปี 2000 โดย Intel ทำนายว่าจะมีโปรเซสเซอร์ 10 GHz ภายในปี 2011 โปรเซสเซอร์เดสก์ท็อปในปัจจุบันโดยทั่วไปจะสูงสุดประมาณ 4 GHz ซึ่งเผยให้เห็นว่าการปรับขนาดทรานซิสเตอร์แบบดิบไม่ได้แปลเป็นการปรับปรุงประสิทธิภาพโดยตรงอีกต่อไป
ความหยุดนิ่งนี้เกิดจากการพังทลายของ Dennard Scaling ซึ่งทำนายว่าความหนาแน่นของพลังงานจะคงที่เมื่อทรานซิสเตอร์หดตัว กระแสรั่วไหลและปัจจัยอื่นๆ ที่ไม่มีนัยสำคัญในระดับที่ใหญ่กว่านั้นตอนนี้ครอบงำการใช้พลังงาน บังคับให้ผู้ผลิตต้องปิดใช้งานส่วนใหญ่ของชิปเพื่อจัดการความร้อนและความต้องการพลังงาน
ไทม์ไลน์ของการหยุดนิ่งของความเร็วสัญญาณนาฬิกา
- 2000: โปรเซสเซอร์ 1 GHz ตัวแรก ( AMD )
- 2011: Intel คาดการณ์โปรเซสเซอร์ 10 GHz
- 2023: โปรเซสเซอร์เดสก์ท็อปสูงสุด ~4 GHz ความเร็วบูสต์
- สาเหตุ: การล่มสลายของ Dennard Scaling ประมาณปี 2006
อุตสาหกรรมแสวงหาโซลูชันแบบเพิ่มหน่วย
การลงทุนของ Intel ในการส่งพลังงานด้านหลังแสดงถึงประเภทของการปรับปรุงที่ขับเคลื่อนความก้าวหน้าในปัจจุบัน เทคโนโลยีนี้ย้ายสายไฟพลังงานไปที่ด้านหลังของชิป ต้องการการเชื่อมต่อเล็กๆ หลายล้านจุดผ่านพื้นผิวซิลิคอน แม้ว่าจะมีความหมาย แต่การปรับปรุงดังกล่าวให้ผลกำไรครั้งเดียวมากกว่าการปรับขนาดที่ทำซ้ำได้ซึ่งกำหนดทศวรรษก่อนหน้า
การเปลี่ยนไปสู่ชิปเล็ตและการซ้อนไดสะท้อนความคิดที่คล้ายกัน - การสกัดคุณค่าผ่านการเปลี่ยนแปลงสถาปัตยกรรมมากกว่าการปรับขนาดแบบบริสุทธิ์ แนวทางเหล่านี้สามารถปรับปรุงประสิทธิภาพและลดต้นทุน แต่พวกมันแสดงถึงกลยุทธ์ที่แตกต่างโดยพื้นฐานจากการย่อขนาดอย่างไม่หยุดหย่อนที่ขับเคลื่อนกฎของ Moore
อุตสาหกรรมเซมิคอนดักเตอร์เผชิญกับความท้าทายที่ไม่เคยมีมาก่อน อุปสรรคทางเศรษฐกิจและกายภาพที่มาบรรจบกันพร้อมกันแสดงให้เห็นว่าการดำเนินแนวทางปัจจุบันต่อไปอาจไม่ยั่งยืน ไม่ว่าจะผ่านเทคนิคการผลิตใหม่ที่รุนแรง สถาปัตยกรรมคอมพิวติ้งทางเลือก หรือโมเดลธุรกิจที่แตกต่างโดยสิ้นเชิง เส้นทางข้างหน้าน่าจะต้องการการออกจากแนวปฏิบัติที่ยึดถือมาหกทศวรรษ คำถามไม่ใช่ว่ากฎของ Moore จะจบลงหรือไม่ แต่อะไรจะมาแทนที่
อ้างอิง: The Unsustainability of Moore's Law