ในการพัฒนาที่สำคัญสำหรับหน่วยความจำคอมพิวเตอร์สมรรถนะสูง TSMC ได้เปิดเผยแผนงานสำหรับหน่วยความจำแรมแบนด์วิดท์สูงแบบกำหนดเอง โดยตั้งเป้าที่จะก้าวกระโดดครั้งใหญ่ในด้านประสิทธิภาพพลังงานและการบูรณาการ การประกาศดังกล่าวซึ่งเกิดขึ้นในฟอรัม Open Innovation Platform (OIP) ecosystem ปี 2025 ที่ Amsterdam บ่งบอกถึงการเปลี่ยนแปลงเชิงกลยุทธ์ไปสู่โซลูชันหน่วยความจำเฉพาะทางมากขึ้นที่ออกแบบร่วมกับกระบวนการผลิตลอจิกขั้นสูง การเคลื่อนไหวครั้งนี้มีเป้าหมายเพื่อตอบสนองความต้องการที่เพิ่มขึ้นของ AI accelerator และศูนย์ข้อมูล ซึ่งแบนด์วิดท์ของหน่วยความจำและการใช้พลังงานเป็นจุดคอขวดที่สำคัญ
การเริ่มต้นของ HBM4E แบบกำหนดเอง
TSMC ได้ยืนยันว่ายุคของ High-Bandwidth Memory (HBM) แบบกำหนดเองจะเริ่มต้นขึ้นอย่างเป็นทางการในรุ่น HBM4E โดยบริษัทอ้างอิงถึงการนำไปใช้งานของตนว่า C-HBM4E (Custom-HBM4E) มุมมองนี้สอดคล้องกับผู้นำในอุตสาหกรรมอย่าง Sumit Sadana หัวหน้าฝ่ายธุรกิจของ Micron ซึ่งบ่งชี้ถึงความเห็นพ้องต้องกันในเรื่องเวลาสำหรับวิวัฒนาการทางสถาปัตยกรรมครั้งนี้ การกำหนดเองช่วยให้การบูรณาการระหว่างสแต็กหน่วยความจำและลอจิกการคำนวณแน่นแฟ้นยิ่งขึ้น ก้าวข้ามอินเทอร์เฟซมาตรฐานของรุ่น HBM ก่อนหน้านี้ แนวทางการออกแบบร่วมนี้มีความสำคัญอย่างยิ่งสำหรับ workload ของ AI และ HPC รุ่นต่อไปที่ต้องการปริมาณการส่งผ่านข้อมูลในระดับที่ไม่เคยมีมาก่อน
วิวัฒนาการเทคโนโลยี Base Die ของ TSMC HBM
| รุ่น HBM | โหนดกระบวนการ Base Die | คุณสมบัติหลัก |
|---|---|---|
| HBM4 | N12FFC+, N5 | Base die ที่เป็นมาตรฐาน |
| C-HBM4E | N3P | หน่วยควบคุมความจำแบบบูรณาการ (MC) |
กระบวนการ N3P: เครื่องยนต์สำหรับประสิทธิภาพ
หัวใจสำคัญของกลยุทธ์ C-HBM4E ของ TSMC คือการใช้งานกระบวนการผลิตเซมิคอนดักเตอร์ขั้นสูง N3P (3nm enhanced performance) สำหรับ base die ของหน่วยความจำ นี่เป็นการอัปเกรดที่สำคัญจากยุค HBM4 ซึ่ง TSMC เสนอ base die ที่สร้างขึ้นบนกระบวนการ N12FFC+ และ N5 ของตน โดยการนำโหนด N3P มาใช้ TSMC อ้างว่าสามารถบูรณาการ memory controller (MC) ลงบน base die โดยตรงได้ การบูรณาการนี้เป็นนวัตกรรมสำคัญ เนื่องจากช่วยประหยัดพื้นที่ที่มีค่าบนชิปคอมพิวเตอร์หลัก (เช่น GPU หรือ ASIC) และลดความยาวของเส้นทางสัญญาณ ซึ่งจะช่วยปรับปรุงประสิทธิภาพและลักษณะการใช้พลังงาน
การคาดการณ์ประสิทธิภาพและพลังงาน
การเปลี่ยนมาใช้ base die แบบ N3P พร้อม memory controller แบบบูรณาการนำมาซึ่งประโยชน์ที่จับต้องได้ TSMC คาดการณ์ว่าโซลูชัน C-HBM4E ของตนจะส่งมอบประสิทธิภาพพลังงานสูงกว่าประมาณสองเท่าเมื่อเทียบกับ base die ที่ใช้ในมาตรฐาน HBM3E ปัจจุบัน การปรับปรุงอย่างมากนี้มีความสำคัญอย่างยิ่งสำหรับสภาพแวดล้อมของศูนย์ข้อมูลที่ถูกจำกัดด้วยพลังงาน นอกจากนี้ TSMC ยังวางแผนที่จะลดแรงดันไฟฟ้าทำงาน (Vdd) ของ C-HBM4E ลงเหลือเพียง 0.75V ซึ่งเป็นการลดลงจากแรงดันไฟฟ้าที่ต่ำอยู่แล้วของ HBM4 การรวมกันของกระบวนการผลิตที่ก้าวหน้ากว่าและแรงดันไฟฟ้าทำงานที่ต่ำลงนี้ส่งผลโดยตรงต่อการบริโภคพลังงานที่ลดลงสำหรับงานคำนวณเดียวกัน ซึ่งเป็นเมตริกที่สำคัญสำหรับการฝึกฝนและการทำ inference ของโมเดล AI ขนาดใหญ่
ประสิทธิภาพโดยประมาณของโครงการ C-HBM4E
- ประสิทธิภาพการใช้พลังงาน: ดีขึ้นประมาณ 2 เท่าเมื่อเทียบกับ HBM3E base dies
- แรงดันไฟฟ้าทำงาน (Vdd): 0.75V ต่ำกว่า HBM4
ผลกระทบต่ออนาคตของการคำนวณ
การพัฒนา C-HBM4E แสดงถึงการบรรจบกันที่ลึกซึ้งยิ่งขึ้นของเทคโนโลยีลอจิกและหน่วยความเศษ ซึ่งเป็นแนวโน้มที่มักถูกอธิบายว่าเป็น "more than Moore" สำหรับสถาปนิกระบบแล้ว นี่หมายถึงความสามารถในการออกแบบชิปที่กะทัดรัดและทรงพลังมากขึ้น โดยไม่ถูกจำกัดด้วยอินเทอร์เฟซหน่วยความจำสำเร็จรูป ผลได้ด้านประสิทธิภาพและการประหยัดพลังงานที่ TSMC ระบุไว้มีแนวโน้มที่จะเร่งการนำ HBM ไปใช้ในแอปพลิเคชันที่หลากหลายยิ่งขึ้น ตั้งแต่ AI ระดับองค์กรไปจนถึงการจำลองทางวิทยาศาสตร์ ขณะที่อุตสาหกรรมกำลังเตรียมพร้อมสำหรับ HBM4 และรุ่น E หลังจากนั้น การประกาศของ TSMC จึงวางตำแหน่งให้บริษัทเป็นผู้สนับสนุนหลักสำหรับคลื่นลูกต่อไปของนวัตกรรมการคำนวณ ซึ่งหน่วยความจำไม่ใช่ส่วนประกอบ peripheral อีกต่อไป แต่เป็นส่วนหนึ่งของ system-on-chip ที่ได้รับการปรับให้เหมาะสมร่วมกัน