Intel เปิดตัวเทคโนโลยีบรรจุภัณฑ์ขั้นสูง EMIB-T พร้อมรองรับ HBM4 และการจ่ายไฟที่ปรับปรุงแล้ว

BigGo Editorial Team
Intel เปิดตัวเทคโนโลยีบรรจุภัณฑ์ขั้นสูง EMIB-T พร้อมรองรับ HBM4 และการจ่ายไฟที่ปรับปรุงแล้ว

Intel ได้ก้าวหน้าอย่างมีนัยสำคัญในเทคโนโลยีบรรจุภัณฑ์ชิปขั้นสูง โดยนำเสนอนวัตกรรมที่ล้ำสมัยซึ่งอาจเปลี่ยนแปลงวิธีที่โปรเซสเซอร์จัดการการจ่ายไฟและการรวมหน่วยความจำ ในงานประชุม Electronic Components Technology Conference (ECTC) ยักษ์ใหญ่ด้านเซมิคอนดักเตอร์ได้เปิดเผยโซลูชันบรรจุภัณฑ์ที่ล้ำสมัยหลายรายการที่ออกแบบมาเพื่อตอบสนองความต้องการที่เพิ่มขึ้นของปริมาณงานปัญญาประดิษฐ์และสถาปัตยกรรมคอมพิวติ้งรุ่นใหม่

การแสดงผลเป็นกราฟิกของความสามารถในการขยายขนาดของเทคโนโลยี EMIB ที่คาดการณ์ไว้สำหรับปี 2023, 2026 และ 2028 โดยเน้นความสำคัญที่เพิ่มขึ้นในการตอบสนองความต้องการของภาระงานปัญญาประดิษฐ์
การแสดงผลเป็นกราฟิกของความสามารถในการขยายขนาดของเทคโนโลยี EMIB ที่คาดการณ์ไว้สำหรับปี 2023, 2026 และ 2028 โดยเน้นความสำคัญที่เพิ่มขึ้นในการตอบสนองความต้องการของภาระงานปัญญาประดิษฐ์

เทคโนโลยี EMIB-T ปฏิวัติการบรรจุภัณฑ์ชิป

จุดเด่นของการประกาศของ Intel คือ EMIB-T ซึ่งเป็นเวอร์ชันที่ปรับปรุงแล้วของเทคโนโลยี Embedded Multi-die Interconnect Bridge (EMIB) ที่มีอยู่ของบริษัท แนวทางใหม่นี้ผสมผสาน through-silicon vias (TSVs) เข้ากับสะพานซิลิคอนที่เชื่อมต่อชิปเล็ตต่างๆ ภายในแพ็กเกจ นวัตกรรมนี้แก้ไขข้อจำกัดที่สำคัญของการออกแบบ EMIB รุ่นก่อนหน้า ซึ่งประสบปัญหาการลดลงของแรงดันไฟฟ้าเนื่องจากสถาปัตยกรรมการจ่ายไฟแบบยื่นออกมา

EMIB-T เปลี่ยนแปลงกระบวนทัศน์การจ่ายไฟโดยพื้นฐานด้วยการส่งไฟฟ้าจากด้านล่างของแพ็กเกจชิปผ่าน TSV bridge dies สิ่งนี้สร้างเส้นทางตรงที่มีความต้านทานต่ำซึ่งปรับปรุงประสิทธิภาพการใช้พลังงานอย่างมากและเปิดใช้งานการรองรับเทคโนโลยีหน่วยความจำแบนด์วิดท์สูงเช่น HBM4 และ HBM4e เทคโนโลยีนี้ยังเพิ่มแบนด์วิดท์การสื่อสารระหว่างไดด้วย โดยรองรับมาตรฐานการเชื่อมต่อ UCIe-A ด้วยอัตราการถ่ายโอนข้อมูล 32 Gb/s หรือสูงกว่า

ความสามารถของแพ็กเกจ EMIB-T

  • ขนาดแพ็กเกจสูงสุด: 120x180mm
  • การรองรับบริดจ์: มากกว่า 38 บริดจ์ต่อแพ็กเกจ
  • การรองรับไดย์: มากกว่า 12 ไดย์ขนาด reticle ต่อแพ็กเกจ
  • การรองรับหน่วยความจำ: การรวม HBM4/4e
  • อัตราการถ่ายโอนข้อมูล: 32 Gb/s หรือสูงกว่าผ่านการเชื่อมต่อ UCIe-A
การเปรียบเทียบสถาปัตยกรรมปัจจุบันและเทคโนโลยี EMIB-T ที่เน้นการปรับปรุงการจ่ายไฟและการลดสัญญาณรบกวนที่มีความสำคัญต่อการพัฒนาการบรรจุชิป
การเปรียบเทียบสถาปัตยกรรมปัจจุบันและเทคโนโลยี EMIB-T ที่เน้นการปรับปรุงการจ่ายไฟและการลดสัญญาณรบกวนที่มีความสำคัญต่อการพัฒนาการบรรจุชิป

ความสามารถในการขยายขนาดและความหนาแน่นของการเชื่อมต่อ

เทคโนโลยีบรรจุภัณฑ์ใหม่ช่วยให้สามารถสร้างแพ็กเกจชิปที่ใหญ่ขึ้นอย่างมาก โดยมีขนาดถึง 120x180 มิลลิเมตร พร้อมรองรับสะพานมากกว่า 38 ตัวและไดขนาด reticle มากกว่า 12 ตัวในแพ็กเกจเดียว Intel ยังประสบความสำเร็จอย่างมีนัยสำคัญในความหนาแน่นของการเชื่อมต่อด้วย ในขณะที่ EMIB รุ่นแรกมี bump pitch 55 ไมครอนและรุ่นที่สองปรับขนาดเป็น 45 ไมครอน EMIB-T ยังคงความสามารถ 45 ไมครอนพร้อมสัญญาว่าจะรองรับ pitch ที่ต่ำกว่าเกณฑ์นี้มาก บริษัทวางแผนที่จะบรรลุ pitch 35 ไมครอนในเร็วๆ นี้และมี pitch 25 ไมครอนอยู่ในการพัฒนาอย่างแข็งขัน

วิวัฒนาการของเทคโนโลยี EMIB

  • รุ่นแรก: ระยะห่าง bump 55 ไมครอน
  • รุ่นที่สอง: ระยะห่าง bump 45 ไมครอน
  • EMIB-T: ระยะห่าง 45 ไมครอนพร้อมรองรับ "ต่ำกว่า" 45 ไมครอนอย่างมาก
  • แผนงานอนาคต: ระยะห่าง 35 ไมครอน (เร็วๆ นี้), ระยะห่าง 25 ไมครอน (อยู่ระหว่างการพัฒนา)

นวัตกรรมการจัดการความร้อน

เมื่อตระหนักถึงความท้าทายด้านการระบายความร้อนที่เกิดจากโปรเซสเซอร์ AI ที่มีพลังมากขึ้น Intel ได้พัฒนาการออกแบบตัวกระจายความร้อนแบบแยกส่วนที่แยกตัวกระจายความร้อนออกเป็นส่วนประกอบแผ่นเรียบและตัวเสริมความแข็งแรงที่แตกต่างกัน แนวทางนี้ปรับปรุงการเชื่อมต่อกับวัสดุอินเทอร์เฟซความร้อนและลดช่องว่างของตะกั่วบัดกรี 25 เปอร์เซ็นต์ ภาพประกอบของบริษัทแสดงตัวกระจายความร้อนที่มีไมโครช่องทางแบบบูรณาการสำหรับการระบายความร้อนด้วยของเหลวโดยตรง ซึ่งสามารถจัดการกับโปรเซสเซอร์ที่มีการจัดอันดับกำลังการออกแบบความร้อนสูงถึง 1,000 วัตต์

ข้อกำหนดการจัดการความร้อน

  • การลดช่องว่างของตะกั่วบัดกรี: ปรับปรุงได้ 25% ด้วยตัวกระจายความร้อนแบบแยกส่วน
  • ความสามารถในการระบายความร้อนสูงสุด: รองรับ TDP ได้ถึง 1,000W
  • คุณสมบัติ: ช่องทางขนาดเล็กแบบบูรณาการสำหรับการระบายความร้อนด้วยของเหลวโดยตรง

กระบวนการผลิตที่ปรับปรุงแล้ว

Intel ยังได้ปรับปรุงเทคนิคการยึดเหนี่ยวด้วยการบีบอัดความร้อนโดยเฉพาะสำหรับซับสเตรตแพ็กเกจขนาดใหญ่ กระบวนการใหม่ลดความแตกต่างของความร้อนระหว่างซับสเตรตแพ็กเกจและไดในระหว่างการยึดเหนี่ยว ส่งผลให้อัตราผลผลิตและเมตริกความน่าเชื่อถือดีขึ้น ความก้าวหน้านี้ช่วยให้สามารถผลิตแพ็กเกจชิปที่ใหญ่กว่าที่เป็นไปได้ในอดีตในการผลิตปริมาณมากพร้อมรองรับ pitch ที่ละเอียดกว่าสำหรับการเชื่อมต่อ EMIB

ผลกระทบเชิงกลยุทธ์สำหรับ Intel Foundry

นวัตกรรมบรรจุภัณฑ์เหล่านี้รองรับความทะเยอทะยานด้านโรงหล่อที่กว้างขึ้นของ Intel โดยให้ตัวเลือกการผลิตชิปที่ครอบคลุมสำหรับทั้งการใช้งานภายในและลูกค้าภายนอก เทคโนโลยีนี้ช่วยให้ลูกค้าสามารถรวมส่วนประกอบจากผู้ขายหลายรายเข้าในแพ็กเกจเดียว ลดความเสี่ยงที่เกี่ยวข้องกับการเปลี่ยนไปใช้ process node ของ Intel ทั้งหมด ลูกค้า Intel Foundry ปัจจุบันรวมถึงผู้เล่นรายใหญ่เช่น AWS และ Cisco รวมถึงโครงการของรัฐบาลสหรัฐอเมริกา RAMP-C และ SHIP บริการบรรจุภัณฑ์ขั้นสูงเป็นเส้นทางการสร้างรายได้ที่เร็วที่สุดสำหรับ Intel Foundry เนื่องจากต้องใช้เวลานำที่สั้นกว่าเมื่อเปรียบเทียบกับการผลิตชิป process node ล้ำสมัย